Structuri Multiprocesor
2016 · Sesiune · toate C1
Nr. 1
(12p) 1. Într-un sistem paralel 25% dintre rezultate sunt furnizate cu rata de 1 MFLOPS, 25% cu rata de 16 MFLOPS, iar restul cu rata de 100 MFLOPS. Calculați media ratei de execuție artimetică, geometrică și armonică.
(12p) 2. Două procese, P1 și P2, parcurg fiecare câte o jumătate de vector, contorizând într-o locație comună de memorie numărul de valori mai mari decât 100. Să se specifice un algoritm pseudocod pe baza operatorilor P și V.
(24p) 3. Să se construiască schema bloc a unui router pentru o rețea mesh 4D cu 16 noduri per dimensiune ce utilizează un algoritm de rutare determinist ordonare după dimensiune (x, y, z, w). Să se specifice algoritmul de control al unei unități de rutare și arbitrare.
Examen open book, doar cu materiale printate. 2p din oficiu. Timp 1h 30m, mai mult decât suficient (ex 1 și 2 se rezolvau în aprox 10 min, iar la 3 se găsea exemplu în curs pentru 2D, trebuia doar adaptat pentru 4D). Atmosferă lejeră la examen, corectare rapidă, majoritatea notelor 9 și 10.
1 februarie 2017
Structuri Multiprocesor
2016 · Sesiune · C1
Nr. 2
1. Intr-un calculator paralele cu 5 procesoare, fiecare procesoare lucreaza la frecventa f = 2.5GHz si utilizeaza 5 cicluri pe instructiune. Pt rezolvarea unei probleme se utilizeaza un numar diferit de procesoare pe intervale succesive de timp astfel: (1 proc., 100 ms), (2 proc, 200 ms), (3proc, 200 ms), (4 proc, 400 ms), (5proc, 500 ms)
Sa se calculeze volumul de lucru si sa se specifice unitatea de masura.
2. Fie date 3 procesoare la care coerenta memoriei cache e asigurata prin protocolul MESI. Sa se specifice starile la nivelul fiecarei memorii cache pe baza urmatoarelor operatii:
P2Wr, P0Rd, P1Rd, P0Wr, P2Rd, P2Wr, P1Rd, P0Rd
3. In cadrul aplicatiei pentru proiectarea unui ruter cu topologie mesh 2D sa se proiecteze in detaliu blocul de control si arbitrare:
a. schema bloc detaliata
b. organigrama de functionare.
Observatii: A corectat foarte lejer cu multe note de 10 si foarte repede (o ora jumate i-a luat).
31 ianuarie 2017
Structuri Multiprocesor
2016 · Sesiune · 342 C1
S-a dat pe 2 numere, pe randuri impare cu randul par liber. Eram asezati cate 2 unul langa altul cu cate o banca libera intre grupuri de 2. Se putea schimba usor numarul.
Nr. 1
1) Intr-un sistem paralel se excuta 100 de task-uri de 5 tipuri diferite, fiecare tip i constand din n_i task-uri, fiecare task necesitand t_i secunde.
i n_i t_i
1 10 1
2 10 2
3 20 1
4 20 2
5 40 2
Sa se calculeze rata armonica ponderata in task-uri/secunda.
2) Sa se specifice pseudocod pentru calcularea variantei unui vector X de dimensiune N pe o retea liniara de N procesoare. Initial fiecare procesor detine o componenta din vector. (desen pentru N=8)
Var(X)=sum((x_i-m)^2)/n, unde m este media numerelor, iar i=1,n
3) Sa se proiecteze interfetele de transmisie si receptie pentru 2 rutere adiacente utilizand tehnica de comunicatie store-and-forward, avand 4 canale virtuale. Canalul fizic este pe 8 biti, un flip pe 4 octeti, iar pachetul contine 64 de octeti. Se cere:
a) Schema bloc detaliata a interfetelor de comunicatie pentru cele 2 rutere adiacente
b) Organigramele de comunicatie pentru transmisie si receptie
Nr. 2
1) Se considera pentru rezolvarea unei probleme intr-un sistem cu 20 de procesoare sunt necesare O(n)=4*10^3 operatii unitare care necesita un timp de executie T(n) = 10^3 unitati de timp. Pentru aceasi problema, redundanta in raport cu sistemul uniprocesor este 2.
Sa se calculeze factorul de accelarare eficienta, utilizarea si calitatea paralelismului.
2) Se considera un multiprocesor de tip CC-NUMA cu 256 procesoare cu cataloage solutie distribuita neierarhica bazata pe memorie (1TB) repartizata uniform 256B/bloc. La un moment dat pot exista copii ale unui bloc la toate nodurile. Sa se reprezinte schema bloc simplificata a sistemului. Sa se specifice structura cuvantului de adresare fizica. Sa se faca un calcul pentru memoria necesara cataloagelor.
3) Sa se furnizeze o solutie de implementare pentru modelul de scriere in cadrul algoritmului CRCW-PRAM cu n^3 procesoare (exemplificare pentru n = 2) pentru inmultirea de matrici, conflictele de scriere rezolvandu-se cu modelul priority PRAM, folosind operatia de insumare. Se utilizeaza o memorie RAM obisnuita uniport. Se cere:
a) Schema bloc detaliata
b) Organigrama unitatii de comanda a modulului
7 februarie 2016
Structuri Multiprocesor
2016 · Sesiune · 341C1 342 C1 C1
1) Se da un grafic DOP(t). Sa se determine paralelismul mediu
2) Protocolul ESI
3) Sa se proiecteze unitatea de control si de arbitrare pentru un crossbar pentru mesh 2D
2 februarie 2016