Calculatoare Numerice 2 · 2014 · Sesiune
- Profesor
- Dan Tudose
- Anul examenului
- 2014
- Sesiune
- Sesiune
- Serie
- CA
- Grupă
- 332+333
- Adăugat
- 29 ianuarie 2014 de anonim
Prima zi 28.01.2014
Partea 1 (4p)
1. daca ai linii de 2 ori mai lungi in cache spune ce se intampla cu miss obligatoriu, miss de conflict si miss de capacitate
2. daca ai linii de 2 ori mai scurte (cache e la jumate din capacitate pt ca se pastreaza asociativitatea si inca ceva) ce se intampla cu hit time, miss rate si miss penalty
3. Se da urmatoarea secventa de cod:
add.d f0, f1, f8
add.d f2, f3, f8
add.d f4, f5, f8
add.d f6, f7, f8
Care din urmatoarele tehnici va aduce o imbunatatire pentru codul de mai sus:
-branch prediction
-out of order execution cu register renaming
-superscalar
4. daca ai pagini de 2 ori mai mari ce se intampla cu rata de miss si cu TLB reach
5. secventa de cod cu 2 for-uri BEFORE si AFTER
6. la fel ca la 5
si intrebarea de la 5 si 6 era daca merge mai bine dupa sau nu
7. problema cu cache, lungimea unei linii W = 4B, adrese de 16 biti, ma rog numai stiu exact, sa zici campurile dintro adresa (tag, index linie, offset)
8. Descrieti, pe scurt, modul de functionare al unui controller DMA.
9. enumera 3 magistrale si la ce folosesc
10. in ce consta consistenta secventiala (asta era la multiprocesoare)
Partea 2 (1p)
Este partea de problema care consta din 3 exercitii revin cu ele cand fac rost
In principiu erau probleme cu speedup, performanta si numarat miss-uri intr-un cache.
Partea 1 (4p)
1. daca ai linii de 2 ori mai lungi in cache spune ce se intampla cu miss obligatoriu, miss de conflict si miss de capacitate
2. daca ai linii de 2 ori mai scurte (cache e la jumate din capacitate pt ca se pastreaza asociativitatea si inca ceva) ce se intampla cu hit time, miss rate si miss penalty
3. Se da urmatoarea secventa de cod:
add.d f0, f1, f8
add.d f2, f3, f8
add.d f4, f5, f8
add.d f6, f7, f8
Care din urmatoarele tehnici va aduce o imbunatatire pentru codul de mai sus:
-branch prediction
-out of order execution cu register renaming
-superscalar
4. daca ai pagini de 2 ori mai mari ce se intampla cu rata de miss si cu TLB reach
5. secventa de cod cu 2 for-uri BEFORE si AFTER
6. la fel ca la 5
si intrebarea de la 5 si 6 era daca merge mai bine dupa sau nu
7. problema cu cache, lungimea unei linii W = 4B, adrese de 16 biti, ma rog numai stiu exact, sa zici campurile dintro adresa (tag, index linie, offset)
8. Descrieti, pe scurt, modul de functionare al unui controller DMA.
9. enumera 3 magistrale si la ce folosesc
10. in ce consta consistenta secventiala (asta era la multiprocesoare)
Partea 2 (1p)
Este partea de problema care consta din 3 exercitii revin cu ele cand fac rost
In principiu erau probleme cu speedup, performanta si numarat miss-uri intr-un cache.